周二，思科展示了一款为量子计算机联网设计的芯片原型，并表示将在加利福尼亚州圣莫尼卡开设一个新实验室，以进一步研究量子计算。
过去两年间，量子计算领域迎来密集突破。去年冬天，谷歌、亚马逊云科技和微软相继推出了量子芯片，在解决关键纠错挑战上取得突破，其中微软宣称其马约拉纳处理器意味着可靠的量子计算已从数十年缩短至数年之遥。
英伟达在量子领域彰显其AI实力，自称为该技术的“赋能者与推动者”；D-Wave开始销售其退火量子系统，不再局限于通过云服务的Advantage系统提供技术。
本月，麻省理工学院量子系统小组的研究人员宣布了一种名为“四分量耦合器”的新型超导电路，能让量子处理器在脆弱的量子比特开始退相干前，以足够快的速度运行纠错程序。与此同时，谷歌的量子研究人员呼吁行业企业与学术机构合作，共同攻克硬件和集成难题。
量子纠缠芯片 #
思科与加州大学圣塔芭芭拉分校联合研发的量子纠缠芯片是一种量子网络设备，可以创建无论距离多远都能保持连接的光子对。其采用III-V族半导体波导中的自发四波混频技术，实现了以下几大技术突破：
- 单通道每秒生成超 100 万对可用纠缠光子，整芯片峰值达 2 亿对 / 秒，保真度高达 99%；
- 室温运行（无需低温冷却）、超低功耗（<1 毫瓦），可无缝集成现有光纤网络；
- 芯片级纠缠源阵列支持大规模多路复用，为多用户量子网络奠定硬件基础。
思科研发部门 Outshift 高级副总裁 Vijoy Pandey 指出，该芯片将成为 “量子数据中心的基石”，加速 “具备实际影响力的量子应用” 落地。
重新构想量子时代的数据中心 #
思科在《Quantum Data Center Infrastructures: A Scalable Architectural Design Perspective》介绍了一种量子数据中心的架构。论文中指出，量子网络基础设施是创建分布式量子计算环境、突破当前系统量子比特数量限制的关键。
量子数据中心必须保存脆弱的量子态，分配纠缠资源，促进处理器之间的隐形传态，并以亚纳秒的精度同步操作。这些功能并非现成的商用网络组件所能提供。思科开发的量子数据中心架构由三层组成：
- 专用量子硬件的物理层；
- 分配量子资源的纠缠管理层；
- 跨网络处理器划分算法的计算层。
这种架构使得多个较小的量子处理器能够作为一个统一的系统协同工作，有可能将实际量子应用的速度提高数年。
纠缠芯片将成为思科正在构建的整个量子数据中心的核心，该数据中心将配备类似经典网络的新型组件，包括交换机和网卡。
研究团队指出：“量子网络需要工作在量子力学层面的全新组件。构建量子网络时，我们必须全程保持量子特性，这需要不同于经典网络的全新硬件、软件与协议。”
量子交换机设计采用波导路由量子态，避免测量或观测可能引入的噪声（如光、振动等环境干扰）。通用型量子NIC负责连接量子芯片与网络，分布式编译器则负责分割量子算法并调度纠缠分发。
“正如经典计算通过网络连接小型节点构建数据中心，量子计算的未来在于规模化分布式系统，而非单一巨型主机。思科正在开发从硬件组件到软件协议栈的全链条技术，包括量子网络开发工具包（QNDK），目标是打造 vendor-agnostic（供应商无关）的通用框架。”
当前行业呈现 “技术路线多元化” 特征：超导、离子阱、光子学等路径并行发展。思科选择跳出单一技术竞争，聚焦 “量子网络基础设施” 这一底层共性需求，其战略定位与英伟达 “算力平台赋能者” 异曲同工 —— 成为各种量子技术的“赋能者与推动者”，而非局限于某一细分领域的供应商。
随着谷歌、微软、思科等巨头加速布局，量子计算的 “工程化元年” 或许真的不再遥远。